20160923 - Esiti II Appello di Settembre e Registrazione

Gli esiti del II Appello sono disponibili online al seguente link.

La registrazione del voto e il colloquio sull'elaborato prodotto si terrà: GIOVEDI 29 SETTEMBRE 2016, dalle ore 12.30 alle ore 1430, presso il DIID - Ing. Informatica, AULA A320, III Piano, Edificio 6.

20160912 I APPELLO SETTEMBRE - ESITI E COLLOQUIO

Gli esiti del I Appello sono disponibili online al seguente link.

La registrazione del voto e il colloquio sull'elaborato prodotto si terrà: VEN 23 SETTEMBRE 2016, alle ore 9.30, presso il DINFO, AULA A320, III Piano, Edificio 6.

20160427 APPELLO APRILE - ESITI E COLLOQUIO - AGGIORNAMENTO

20160427 APPELLO APRILE - ESITI E COLLOQUIO

AGGIORNAMENTO DEL 20160607

Gli studenti che intendono ripetere l'esame e vogliono prendere visione degli elaborati potranno farlo nei seguenti giorni:

VEN 10/6/2016 ore 15.00, studio docente, Edif. 6, III piano
LUN 13/6/2016 ore 09.30, studio docente, Edif. 6, III piano

--

Gli esiti dell'Appello di Aprile sono disponibili online al seguente link.

La registrazione del voto e il colloquio sull'elaborato prodotto si terrà successivamente, in occasione della registrazione del I appello di Giugno.

SI RICORDA A TUTTI GLI STUDENTI CHE HANNO PARTECIPATO ALL’APPELLO DI APRILE CHE, PER POTERE SOSTENERE IL COLLOQUIO/REGISTRARE IL VOTO CONSEGUITO IN QUESTA SEDE, *DEVONO* ESSERE ISCRITTI REGOLARMENTE AD UNO DEGLI APPELLI DELLA SESSIONE ESTIVA, DANDO COMUNICAZIONE DELL'APPELLO SCELTO AL DOCENTE.

TERMINATA TALE SESSIONE, L’ESAME DOVRÀ ESSERE NECESSARIAMENTE RIPETUTO.

20160223 III APPELLO - ESITI E COLLOQUIO

20160223 III APPELLO - ESITI E COLLOQUIO

A grande richiesta, il testo del compito è disponibile nel repository, al seguente link.

Gli esiti del III Appello sono disponibili online al seguente link.

La registrazione del voto e il colloquio sull'elaborato prodotto relativamente al II e III appello si terrà: GIO 25 Febbraio 2016, alle ore 10.30, presso il DINFO, III Piano, Edificio 6.

20160208 II APPELLO ESITI E VISIONE ELABORATI

20160208 II APPELLO:  ESITI E VISIONE ELABORATI

A grande richiesta, il testo del compito è disponibile nel repository, al seguente link.

Gli esiti del II Appello sono disponibili online.

Il colloquio sull'elaborato prodotto e la registrazione del voto e si terrà dopo il III appello, in data e luogo che saranno comunicati successivamente.

Gli allievi che desiderano rivedere la parte di architetture avanzate dell'elaborato in considerazione della possibilità di ripetere il compito al III appello possono indicare tale preferenza utilizzando il doodle di seguito indicato.

La visione della parte VHDL dell'elaborato si terrà GIO 18/2/2016 alle ore 11 a cura dell'ing. Silvia Franchini, presso il DINFO.

doodle visione elaborati AAC via skype

Gli studenti interessati possono scegliere uno (ed uno solo) degli slot temporali proposti, preferibilmente riempendo in continuità le singole giornate.

Richiedere quindi il contatto skype a: Prof.Antonio.Gentile.

Le date disponibili sono le seguenti:

MAR 16/2, 16.00-17.30
MER 17/2, 16.00-17.30
GIO 18/2, 16.00-17.30

Il ricevimento avverrà via skype, con condivisione schermo.

GIO 20160204 h10-12 Esercitazione VHDL

GIO 20160204 h10-12 Esercitazione VHDL

Esercitazione VHDL

Esercitazione condotta dall'Ing. Silvia Franchini sui temi d'esame riguardanti l'utilizzo del linguaggio VHDL.

20160122 I APPELLO: ESITI E REGISTRAZIONE DEL VOTO

20160122 I APPELLO AULA A320 h10.00 - AGGIORNAMENTO

A grande richiesta, il testo del compito è disponibile nel repository, al seguente link.

Gli esiti del I Appello sono disponibili online.

La registrazione del voto e del colloquio sull'elaborato prodotto si terrà:
LUN 1 Febbraio 2016, alle ore 9.30, in Aula A220, II Piano, Edificio 6.

LUN 20160118 Esercitazione

LUN 20160118 h10-13 Esercitazione Aula A220

Esercitazione VHDL

Esercitazione condotta dall'Ing. Silvia Franchini sui temi d'esame riguardanti l'utilizzo del linguaggio VHDL.

AVVISO: Errata corrige per il libro di testo

Errata Corrige per i libri: 

A. S. Tanenbaum. Architettura dei Computer, un approccio strutturato (Quarta Edizione). UTET Libreria, 2000. ISBN 88-7750-593-1

A. S. Tanenbaum. Structured Computer Organization (Fourth Edition). Prentice Hall, 1999. ISBN 0-13-020435-8

• Capitolo 4:
  1. Nella quarta edizione, rispetto ala terza edizione (A. S. Tanenbaum, Structured Computer Organization: Third Edition, Prentice-Hall, 1990), è stata tolda una sezione introduttiva nel capitolo 4 (4.1 Review of the Digital Logic Level) in cui venivano introdotta l'organizzazione di un registro con l'abilitazione dell'output su bus tramite i buffer non invertenti, lo shifter con i segnali di controllo S0 e S1, la definizione dei registri MBR (Memory Buffer Register) e MAR (Memory Address Register) e la spiegazione del significato e come vengano realizzati i segnali Z e N dell'ALU. Si faccia quindi riferimento a tale sezione per questi contenuti.
  2. Figura 4-2. Per ottenere la funzione "B - 1" (settima riga partendo dal basso) il bit di controllo INC deve essere impostato a 0 anzichè a 1 come riportato nella figura.
     Perchè: poichè INVA a 1, in input abbiamo il complemento (a uno, cioè tutti i bit invertiti) di A che produce una sequenza di 1 (cioè -1 in complemento a due) poichè ENA è a 0. Se ora INC è 1 avrei "+1" al valore totale, cioè "B + (-1) + 1" e non "B + (-1)" come desiderato. Quindi INC deve valere 0.
• Figura 4-2. Per ottenere la funzione costante "1" (penultima riga) il bit di controllo F_0 deve essere impostato ad 1 anzichè a 0 come riportato nella figura.
  Perchè: a pagina 202, quinta riga dal basso, è riportato che il segnale di INC è realizzato forzando il carry nel bit meno significativo. Ora il segnale di carry in è utilizzato solo se il circuito "full adder" è attivo, cosa che è possibile impostando sia F_0 che F_1 a uno e non a zero e uno (si veda la figura 3-19, pagina 135). Questo errore è presente anche nella versione inglese.
• Appendice B:
  1. Pagina 652, riga 9+: F800000 va sostituito con 3F800000.

VEN 20160115 h9-12 Lezione: Microcodice e microcontrollo

VEN 20160115 h9-12 Aula A230 Edificio 6

Microcodice e microcontrollo

La memoria di controllo. Unità di controllo del MIC-1. Formato delle microistruzioni e registri. Il Microinstruction Assembly Language (MAL). Assegnazione e operazioni aritmetico-logiche. Accesso alla memoria. Salti. La parola di stato del programa (PSW) e sequenzializzazione. Funzionamento del microprogramma. Esempi. Esercitazione

GIO 20160114 h11-14 Lezione: Programmazione della IJVM

GIO 20160114 h11-14 Aula A220 Edificio 6

Programmazione della IJVM

Il set di istruzioni della IJVM. Formato dei programmi in assembly. Direttive del simulatore. Mnemonici e formato dei dati. Esempi di programmazione. La notazione inversa polacca. Esempi di formulazione di espressioni in RPN. Esercitazione.

LUN 20160111 h9-11 Lezione: Microarchitettura del MIC1

LUN 20160111 h9-11 Lezione Aula A320 Edificio 6

Microarchitettura del MIC1

Gestione dello stack. Modello di memoria della IJVM: area delle costanti, area delle variabili locali, area operandi, area dei metodi. Ciclo istruzione: prelievo, decodifica, esecuzione. Sequencer. Microistruzioni: formato e bytecode. Memoria di controllo: micro-instruction counter e micro-instruction register. Sequencing, calcolo della microistruzione successiva, salto.

GIO 20160107 h11-14 Lezione: Microarchitettura del MIC-1

GIO 20160107 h11-14 Lezione Aula A220 Edificio 6

Microarchitettura del MIC-1

Datapath della IJVM. ALU bitslice. Segnali di controllo delle bitslice della ALU per la IJVM.
Composizione della ALU a partire dalle bitslice (propagazione ripple del riporto). Clock. Duty cycle.
Clock asimmetrico.
Architettura della IJVM. Diagramma a blocchi del datapath e della unità di controllo. Registri del datapath. Segnali di controllo del datapath e dei bus. Segnali di controllo della memoria.