LUN20151214 Lezione sospesa

LUN20151214 Lezione sospesa

Si avvisano gli studenti che la lezione prevista per oggi è sospesa per un imprevisto.
La lezione sarà recuperata in data che sarà comunicata successivamente.

Il docente

LUN20151207 Lezione sospesa

LUN20151207 Lezione sospesa

Si avvisano gli studenti che la lezione prevista per LUN 7 Dicembre pv è sospesa come da comunicazione del Presidente del CCS.
La lezione sarà recuperata in data che sarà comunicata successivamente.

Il docente

LUN 20151130 h9-11 Lezione 14: Il linguaggio VHDL

LUN 20151130 h9-11 Lezione 14 Aula A320 Edificio 6

Il linguaggio VHDL

(Seminario condotto dall'Ing. S. Franchini)
 

Generics. Configuration. Esempi

Esercitazione

Le slide sono disponibili nel repository

GIO 20151126 h11-14 Lezione 13: Codici Hamming. Linguaggio VHDL.

GIO 20151126 h11-14 Lezione 13 Aula A220 Edificio 6

Il linguaggio VHDL

(Seminario condotto dall'Ing. S. Franchini)

Stile di descrizione strutturale. Dichiarazione di un componente. Istanza di un componente.Port map. Associazione per posizione e per nome. Esempi. Esercitazione

Le slide sono disponibili nel repository.

CODICI A IDENTIFICAZIONE E CORREZIONE DI ERRORE

Codici di Hamming. Algoritmo di Hamming. Esempi.

LUN 20151123 h9-11 Lezione 12: Codici Hamming

LUN 20151123 h9-11 Aula A320 Edificio 6 Lezione 12

CODICI A IDENTIFICAZIONE E CORREZIONE DI ERRORE

Effetto di un errore nell'interpretazione di sequenze di bit. Cause. Parità. Distanza di Hamming. Codici di Hamming. Algoritmo di Hamming. Esempi.

20151106 AVVISO: Sospensione lezioni per pausa infrasemestre

20151106 AVVISO

Sospensione lezioni per pausa infrasemestre

Le lezioni sono sospese da LUN 20151109 a VEN 20151120 per la pausa infrasemestre.
La prossima lezione sarà LUN 20151123, come da calendario.

GIO 20151105 h11-14 Lezione 11: Cache. VHDL

GIO 20151102 h11-14 Lezione 11 Aula A220 Edificio 6

CACHE

Il Linguaggio VHDL

(Seminario tenuto dall'Ing. Franchini)

Stile di descrizione dataflow. Istruzioni di assegnazione dei segnali concorrenti. Driver multipli. Funzioni di risoluzione. Assegnazione condizionale. Assegnazione selezionata. Istruzione block.

I materiali sono disponibili nel repository online.

LUN 20151102 h9-11 Lezione 10: Cache

20151102 LUN h9-11 Aula A320 Edificio 6 Lezione10

CACHE

GIO 20151029 h11-14 Lezione 09: Il linguaggio VHDL

GIO 20151029 h11-14 Lezione 09 Aula A220 Edificio 6

Il linguaggio VHDL

(Seminario condotto dall'Ing. S. Franchini)

Stile di descrizione behavioral. Process. Sensitivity list. Variabili e segnali. Istruzione wait. Istruzioni if e case. Istruzione loop, cicli for e while, istruzioni exit e next. Istruzione assert. Modelli di ritardo (inerziale, trasporto). Processi multipli.

Le slide sono disponibili nel repository.

20151026 LUN h9-11 Lezione 08: Microprocessori. Memoria principale

LUN 20151026 h9-11 Aula A320 Edificio 6 Lezione 08

I Microprocessori

Tecniche per il miglioramento delle prestazioni: instruction level parallelism, data level parallelism, thread level parallelism. Architetture SIMD: Il GeorgiaTech SIMD Pixel Processor.

La Memoria principale

Gerarchia di memoria. Organizzazione di una memoria e ciclo di lettura/scrittura. RAM. Ordinamento little/big endian. Esempi.

Le slide sono disponibili nel repository.

GIO 20151022 h11-14 Lezione 07: Il linguaggio VHDL

GIO 20151022 h11-14 Lezione 07 Aula A220 Edificio 6

Il linguaggio VHDL

(Seminario condotto dall'Ing. S. Franchini)

Esempi di descrizioni VHDL di tipo structural, dataflow e behavioral. Elementi di base del linguaggio. Tipi di dati. Operatori. Esempi di utilizzo.

Le slide sono disponibili nel repository.

AVVISO CAMBIO AULA: LEZIONI DEL GIOVEDÌ SPOSTATE IN A220

AVVISO 

CAMBIO AULA: LEZIONI DEL GIOVEDÌ SPOSTATE IN A220 Edificio 6

L'orario delle lezioni per l'A.A. 2015-2016 è aggiornato come segue:

• LUN h9-11, Aula A320, Edificio 6
• GIO h11-14, Edificio 6
• Aula A320 sino al 15/10/2015
• Aula A220 dal 22/10/2015

LUN 20151019 h09-11 Lezione 06 Aula A320 Edificio 6

LUN 20151019 h09-11 Lezione 06 Aula A320 Edificio 6

I Microprocessori

Pipelining. Criticità strutturali, sui dati, sul controllo. Tecniche per la risoluzione delle criticità. Esempi.

GIO 20151015 h11-14 Aula Capitò - Lezione 05 : Seminario del Prof. Kargupta

GIO 20151015 h11-14 Aula Capitò - Lezione 05

INVIARE UNA RELAZIONE DI 2 FACCIATE COME PDF FIRMATO ALL'INDIRIZZO EMAIL DEL DOCENTE ENTRO GIO 22/10/2015, ORE 9.
 
Circolare del Presidente del CCS in Ingegneria Informatica del 10/10/2015

Cari Consiglieri,
vi comunico che ho disposto la soispensione delle lezioni del I e II anno della laurea magistrale per l’intera giornata di giovedì 15 ottobre per dare la possibilità agli studenti di partecipare all’evento di cui allego il programma.
La partecipazione documentata all’evento e la produzione di una relazione potrà dar luogo al riconoscimento di 1 CFU per altre attività essendo le tematiche trattate attinenti al corso di laurea.
Saluti.
— Marco La Cascia

Avviso di seminario

Internet Of Things in industrial applications.
Data analytics for connected vehicles

Prof. Hillol Kargupta
University of Maryland Baltimore, USA

Presidenza della Scuola Politecnica Università di Palermo
Aula Capitò - Viale delle Scienze, Edificio 8
Thursday, October 15th 2015 - 9.30 a.m.

Agenda

9.30 - Registration
10.00 - Welcome - Prof. Livan Fratini, Rector’s delegate for scientific and technological research

10.15 - Seminar
History of the Agnik company. What is IoT. Data Analytics for connected cars.
Prof. Hillol Kargupta
University of Maryland Baltimore, USA

11.15 - Debate

12.00 - Closing session
Prof. Eleonora Riva Sanseverino, Rector’s delegate for the European Charter and Code for Researchers

Dettagli su LinkedIN.

LUN 20151012 h09-11 Lezione 04: I Microprocessori

LUN 20151012 h09-11 Lezione 04 Aula A320 Edificio 6

I Microprocessori

Ciclo di esecuzione di una istruzione su microarchitettura RISC: fasi di esecuzione, gestione del datapath, gestione memoria. Tecniche per il miglioramento delle prestazioni: instruction level parallelism, data level parallelism, thread level parallelism.

GIO 20151008 h11-14 Lezione 03 - I microprocessori. Introduzione al VHDL

GIO 20151008 h11-14 Lezione 03 Aula A320 Edificio 6

I Microprocessori

Microprocessori di riferimento (Pentium, UltraSPARC e PicoJava, ARM). Instruction Set Architecture. CISC vs. RISC. Principi di progettazione delle ISA RISC. Microarchitetture: stack, accumulatore, load-store, register-register.

Introduzione al VHDL

(Seminario condotto dall'Ing. S. Franchini)

Nel corso della lezione, sono state illustrate le principali caratteristiche del linguaggio VHDL come linguaggio di descrizione dell’hardware che consente la descrizione gerarchica di sistemi digitali. Sono stati introdotti i tre stili di descrizione consentiti dal linguaggio: structural, dataflow e behavioral, nonché i concetti di analisi, simulazione e sintesi di un modello VHDL. La lezione ha introdotto i costrutti principali del linguaggio: entity, architecture, configuration, package. Sono stati forniti esempi di descrizioni VHDL di elementi logici combinatori di base.

LUN 20151005 h09-11 Lezione 02 - Introduzione alle architetture dei calcolatori.

LUN 20151005 h09-11 Lezione 02

Introduzione alle architetture dei calcolatori

Organizzazione di un sistema di calcolo. Componenti fondamentali. Livelli di astrazione. Il prezzo dell'astrazione: traduzione e compilazione. Evoluzione dei sistemi di calcolo: panoramica storica.

GIO 20151001 h11-14 Lezione 01: Introduzione al corso

GIO 20151001 h11-14 Lezione 01

Introduzione al corso di Architetture Avanzate dei Calcolatori

Presentazione del corso e dei docenti. Il syllabus: recapiti, ricevimento, libri di testo, contenuti del corso, prerequisiti ed esami. Presentazione delle linee di ricerca del Laboratorio di Architetture Innovative del DICGIM. Il ruolo dei social network nella professione di ingegnere.

20151001 - Benvenuti al corso di Architetture avanzate dei calcolatori!

Benvenuti! Il corso di Architetture avanzate dei calcolatori è iniziato oggi!

Le lezioni per l'anno accademico 2015-2016 si tengono con il seguente calendario per il I semestre:

• LUN h9-11, Aula A320, Edificio 6
• GIO h11-14, Edificio 6
• Aula A320 sino al 15/10/2015
• Aula A220 dal 22/10/2015

Il ricevimento si terrà i VENERDÌ, dalle 10-12, presso il Dipartimento di Ingegneria Chimica, Gestionale, Informatica, Meccanica (DICGIM), sito al III piano dell'edificio 6. Lo spazio è limitato, quindi è preferibile prenotarsi utilizzando l'apposita funzione sul portale studenti di UniPA.

Per accedere alle slide e ai materiali, iscrivetevi online compilando il modulo seguente:

Iscrizione AAC